Appl. No. 10/713,145 Doc. Ref.: AO11

19日本国特許庁(JP)

⑩特許出願公開

@ 公 開 特 許 公 報 (A) 平2-48732

Int. Cl. 5

庁内整理番号 識別記号

❸公開 平成2年(1990)·2月19日

G 06 F 9/38 310 F 7361-5B

> 審査請求 有 請求項の数 3 (全7頁)

60発明の名称 命令パイプライン方式のマイクロプロセツサ

> ②特 頤 昭63-198789

20出 頤 昭63(1988) 8月11日

⑫発 明

光 正

神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導

体システム技術センター内

勿出 願 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 三好 保男 外1名

明

1. 発明の名称

命令パイプライン方式のマイクロプロセッサ 2. 特許請求の範囲

(1) デコードされた命令を実行するため、オペ ランドアドレス計算部、アドレス変換部、オペラ ンドフェッチ郎、務算実行即および汎用レジスタ 群を有する命令パイプライン方式のマイクロプロ セッサにして、前記演算実行部を循複化して複数 の命令を周時に実行できるように構成すると共に、 **前記汎用レジスタ群をプログラムの流れに従う処 翌データを格納するレジスタ群と、後続の命令を** 先回りして実行した結果のデータを格納するレジ スタ群とで構成し、逐次的なプログラム処理に従 う必要なしに処理可能な後続命令を先回りして実 行可能にしたことを特徴とする命令パイプライン 方式のマイクロプロセッサ。

(2) 前記汎用レジスタ群は、さらに後肢の命令 が先行する命令を飛びこして実行されているか否 かを判定するための比較手段を有していることを

特徴とする請求項1に記収の命令バイプライン方 式のマイクロプロセッサ。

(3) 前記複数の各数算実行部は命令レジスタお よび演算手段とを備え、各命令レジスタ内のデー タ先行を指定するデスティネーション・フィール ドで指定された乳用レジスタ群の特定レジスタに 格納されるようにしたことを特徴とする請求項1 に記載の命令パイプライン方式のマイクロプロセ

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は命令並列実行方式のマイクロプロセ ッサ、特に命令を並列かつ迅速に実行しうる命令 パイプライン方式のマイクロプロセッサに関する ものである.

(従来の技術)

従来の命令パイプライン方式のマイクロプロセ ッサにおいては、加算命令などでオペランドのア ドレス計算のために特定のレジスタが用いられる。 が、その育前の転送命令などにより前記レジスタの内容が変更されるため、汎用レジスタへの貫込ステージが移了するまで前記加算命令はオペランドアドレス計算ステージに移れないで命令の処理が遅れる問題があった。

すなわち、 第 7 図は従来の命令パイプライン方式のマイクロプロセッサの機略構成を示す。

同図において、1はマイクロセッサトと外の回路を接続するためのパス別如郎(BCU)が 2 は命令フェッチが(1FU)、3ははオペレス別から するためのデコーダ(DEC)、4はオアドレスを計算するためのオペランスをいい、カーシャンののオペランスを がおいて変換するためのアドレスを物のオペランストレスに変換するためのアドレスを はオペランドをフェッチするののオペランは エッチが(OPF)、3歳をを実行する。 に変換するに変換するためのカイペランは なっていまするののカイペランは なっていまするののカイペラスとののオペランは に変換するに変換するためのカイペラスと はオペランドをフェッチするののカイペラス に変換するに変換するためのカイペラス はオペランドの日下)、1000元で ででは、1000元でする
1000元でする
1000元では、1000元で 1000元でする
1000元では、1000元で 1000元では、1000元で 1000元では、1000元で 1000元で 1000

打 7 囚に示すマイクロプロセッサPにより、例

が完全に実行されてからでないと後続の命令は実 行されえなかった。

したがって、従来の命令パイプライン方式のマイクロプロセッサにおいては処理の流れが停滞しパイプライン方式の利点を生かしきれていなかった。

そこで、本発明は、上記に踏みてなされたものであり、その目的とするところは、先行する命令の実行結果を特たすに後続の命令を先回りして実行することができる命令パイプライン方式のマイクロブロセッサを提供することである。

[発明の構成]

(課題を解決するための手段)

えば第6回に示すプログラム命令を実行した場合 の命令パイプライン処理のタイミングを第8回に 示す。 都6 図および 第8 図に示す如く、アドレス Aの内容を汎用レジスタ群8内の図示しないレジ スタRiへ転送する命令aiとし、汎用レジスタ 群8内のRa レジスクのデータをRa へ転送する 命令を8 2 、上記レジスタR2 で発飾される処の アドレスBの内容をレジスタR4 へ転送する加算 命令をa」、レジスタR2のデータをアドレスC で示されるメモリへ転送する命令をするとすると、 命令a g でオペランドのアドレス計算を行なうた めにレジスタR2 の内容が用いられるが、命令a 2 でレジスタR2 が変更されてしまう。したがっ て命令82の汎用レジスタ群8への転送が(由込 み)が終了するまで命令aょ はオペランドアドレ ス計算部へ入れず該命令の処理が遅れてしまう。

(発明が解決しようとする課題)

すなわち、従来のマイクロプロセッサにおいては演算実行部および汎用レジスタが顕複化されていないために汎用レジスタ群8を更新する命令

流れに沿った処則データを記憶するレジスタ群と、 処理可能な命令を先取り実行した結果を記憶する レジスタ群とで構成している。

(作用)

海算実行部を頂後化すると共に汎用レジスタ 群の構成を、プログラムの流れに沿った処理データを記憶するレジスタ群と、処理可能な命令を先 取り実行した結果を記憶するレジスタ群とに吸放 化することにより、汎用レジスタ群のデータ更新 を行ない、先行する命令の実行結果を特たずに後 続の命令を先回りして実行し、マイクロプロセッ サの性能を上げるようにしている。

(事倫例)

第1回は本発明による命令パイプライン方式のマイクロプロセッサの原理構成図を示す。 同図において、第7回のものと同一の構成要素は同じな照循母で示してある。第1回の命令パイプライン方式マイクロプロセッサにおいては、 狭 特実行部をメモリオペランドをもたない命令を実行する第1の抜戦実行部10(SEP)、メモリオペラ

ンドをもつ命令を実行する第2の演算実行即111 (IEP)、浮動小数点命令を実行する第3の演算実行即12(FEP)で構成している。なお、13は解読(デコード)された命令を前記各演算実行即へ送出する命令送出那、14は浮動小数点レジスタを示す。

第 1 図に示す本発明によるマイクロプロセッサ においては第 6 図に示す同じパイプライン命令に 対して第 2 図に示すように実行する。

しまうので汎用レジスタ群8 ° 内のデータとプログラムの流れに不一致が生じるのを避けるために 汎用レジスタ群8 ° は後述するようにプログラム の処理結果データを保持するレジスタ群と、命令 の実行結果を一時的に先回りして保持するレジス タ群とに健復化して解決している。

次に、第3 図を参照して、第1 図の汎用レジスタ8 、および第1、第2、第3 の演算実行部10、 11、12の詳細な構成を示す。

第3 図において、第1 の 数 算実 行部 1 0 は第1 の 数 算器 2 0 と 第 1 の 命令 レジスタ 2 1 を、第 2 の 数 算 変 行 部 1 1 は 第 2 の 读 算器 2 2 と 第 2 の 命令 レジスタ 2 3 、 および 第 3 の 数 算 変 行 部 1 2 は 第 3 の 数 算器 2 4 と 第 3 の 命令 レジスタ 2 5 を 有している。そして 前 記各 命令 レジスタ 2 1 、 2 3 、 2 5 のフォーマット は 第 4 図 の ように なっている。

すなわち、第4阕においてOPは関迫する演算 器の演算動作指定フィールド、SRはソースレジ、スタ指定フィールド、DRはデスティネーション レジスタ指定フィールド、SA/IDはソースオ

ペランドアドレスまたはイミーディエトデータ保持フィールド、DAはデスティネーションオペランドアドレス保持フィールド、PCは各演算器で 実行中の命令アドレス保持フィールドを示す。

第3図に戻って、木発明による汎用レジスタ群 B はプログラムに従って処理された結果のデータを保持するレジスタ群 C G R i (i = 1 , 2 , 3 … n) と命令が実行された演算器からの演算結果を格納するレジスタ群 F G R i (i = 1 , 2 , 3 … n) に分けられている。なお、第3図で30は命令アドレス比較節を示し、これは汎用レジスタ群 B ~ に含まれていると見なしてもよい。

郊 5 図はレジスタ群 F G R のフォーマットの詳細を示す、各 3 ピットからなるタグ郎 F . I . S と各データを保持するデータ保持部 F G R i からなっている。

第3因に戻って、各命令レジスタ21、23、 25のPCフィールドは、 後続の命令が先行する 命令を飛起して実行されているかどうかを判定す るために前記命令アドレス比較郎30へ入力され、 前記名PCフィールドを比較している。比較結果から第1の命令レジスタ21のPCフィールドが吸小でないと出力C」が"1"に、第2の命令レジスタ23のPCが吸小でないと出力C2が"1"、そして第3の命令レジスタ25のPCが吸小でないと出力C2が"1"となるような出力が前記比較年30から出される。

更に前記アドレス比較部30の出力 C。(FGR園込み信号)は命令を実行した 該算部の命令レジスタのアドレス P C が 展小でない 場合に "1"となり、 健小の場合に前記比較部30の出力 C s (CGR 園込み信号)は"1"となるように構成されている。

また各演算部の演算終了時に、レジスタFGR中のタグSは $C_4=1$, $C_1=1$ のとき"1"にセットされ、 1 タグは $C_2=1$ のとき"1"に、そしてFタグは $C_3=1$ のときに"1"にセットされるようになっている。

各類類器 2 0 、 2 2 、 2 4 の 数算結果は、各命 令レジスタ 2 1 、 2 3 、 2 5 の D R フィールドで 指定されたデータ保持邸FGRI に格納されるようになっている。

各海算器 2 0、2 2、2 4 の海算権 7 時に、 C 4 - 0、 C 5 - 1 の場合、各海算結果は各命令レ ジスタの D R フィールドで指定されるデータ保持 郊 F G R i および C G R i に格納されると共に、 F・ i・S タグのいずれかセットされている別の F G R i のデータは対応する C G R i に指定され るようになっている。

したがって第2図に示すように、動作時において第2図に示すまうクロックでで、のからではれる第5クロックでフィールドが命令82のアドレールドは命令81のアドレレンスを有しているが、命令とレジスを全がしているのかのでは、からの変行も行なわれない。

一方、前記のように第1の命令レジスタ21に

がって、従来のこの母のマイクロプロセッサのようにal、azの実行終了を持ってから命令azの処理に入るというような選次的なプログラム処則に従う必要がない。

[発明の効果]

以上述べたように本発明においては、 次坪安行郎 を 野夜化して 複像の命令を同時に 実行できる ように 構成する と共に、 汎用 レジスタ群 も プログラムの 流れに 従う処理 データを 格納する レジスタ群とを 有するように 重複化 鍛成としている。

したがって木発明における命令パイプライン方式のマイクロプロセッサにおいては、先行する命令の実行結果を特たずに後続の命令を先回りして実行できるのでマイクロプロセッサの性能を著しく向上することができる。

4. 図面の簡単な説明

第 1 図は、本発明による命令パイプライン方式 のマイクロプロセッサの基本構成図、 は a 2 が入っているのでそのアドレスP C フィールドは、 第 2 の命令レジスタ 2 3 に入っている命令 a 1 のアドレスP C フィールドよりも大であるから C 1 = 1 となり演算結果が F G R 2 へ p 込まれると共にタグS が 1 にセットされる。

第6クロックにおいては、第2の独拝部11で命令a 」が実行されるが、このとき、第1のの命令レジスタ21では上記のようの命令レジスタ21では上記のようの命令a 2 がすでに実行されたって C 4 ー O で何らの物きもしない。したがって C 4 ー O でのので C G R 」 および F G R 」に命令 a 1 の数 同様 果が格納されると共に タグS・ へ を a 1 の数 同様 果が格納されると共に タグS・ へ 転 となっている F G R 2 の データが C G R 2 へ を され、プログラムの 流れに沿った 処理データ として 用いられるように記 個される。

上記の動作から判るように、次の命令& 3 の実 効アドレスの輝出に必要なデータは、第5クロッ クの終了時にFGR2 (R2 レジスタに対応する) から取出すことができるので命令& 3 は、直ちに 実効アドレス計算部 4 へ進むことができる。した

第2図は、第1図のマイクロプロセッサを構成。 する各部の命令処理流れ図、

第3 図は、第1 図の数算実行即および汎用レジスタ群の詳細な構成図、

第4 図は、第3 図の各命令レジスタのフォーマット図、

類 5 図は、汎用レジスタ群内の命令を先回り処理した結果を格納するレジスタ群FGRの入力フ

第 6 図は、 従来のマイクロプロセッサの有する 問題点を明らかにするプログラム例、

第 7 図は、 従来技術による命令パイプライン方式のマイクロプロセッサの 終成図、

第8図は、第7図のプロセッサ内の命令処理の 流れ図、をそれぞれ示す。

- 1…バス制即即、
- 2…命令フェッチ即、
- 3 ... デコーダ、
- 4 … オペランドアドレス計算部、
- 5 … 論理アドレス変換部、

6…オペランドフェッチ部、

8~…れ用レジスタ.群、

10…第1の政算実行即、


11… 第2の資算実行部、

12… 第3の旗牌実行部、


13 …命令送出郎、

14… 浮動小数点レジスタ。


代理人弁理士 三 好 保 男




第 2 図





特開平2-48732(6)



第 3 図







第 8 図

- (19) Japan Patent Office (JPO)
- (11) Publication Number
- (12) Publication of Unexamined Patent Application (A) H2-48732
- (51) International Classification⁵ G 06 F 9/38

Identification Number: 310 F

JPO file number: 7361-5B

(43) Date of Publication of Application: 19 February 1990

Request for examination Not requested Number of Claims: 3 (total 7 pages)

(54) Title of the invention

Micro Processor of Instruction Pipeline System

- (21) Application filing No. 63-198789
- (22) Application filing date August 11, 1988
- (72) Inventor(s) OKAMOTO MITSUMASA; TOSHIBA CORPORATION, SEMICONDUCTOR SYSTEM ENGINEERING DIVISION; 580-1, Horikawa-cho, Saiwai-ku, Kawasaki, Kanagawa, Japan
- (71) Applicant(s) TOSHIBA CORPORATION; 72, Horikawa-cho, Saiwai-ku, Kawasaki, Kanagawa, Japan
- (74) Agency MIYOSHI YASUO, Patent Attorney and & 1 other

Specification

1. Title of the Invention

MICRO PROCESSOR OF INSTRUCTION PIPELINE SYSTEM

2. What is Claimed is:

[Claim 1] A micro processor of instruction pipeline system, comprising: an operand address generator; an address transducer; an operand fetch unit; and an operation execution unit and a general purpose register group in order to execute decoded instructions, wherein said operation execution unit is configured to be duplicated and simultaneously execute a plurality of instructions; and said general purpose group is composed of a register group for storing processed data in accordance with the flow of a program and a register group for storing data of a result obtained by executing a subsequent instruction in advance, thereby enabling the processable subsequent instruction to be executed in advance without following sequential program processing.

[Claim 2] The micro processor of instruction pipeline system according to Claim

1, wherein said general-purpose register group further comprises a comparing means for judging whether or not the subsequent instruction is executed in advance of a preceding instruction.

[Claim 3] The micro processor of instruction pipeline system according to Claim 1, wherein each of a plurality of said operation execution unit comprises an instruction register and an operation means so as to perform storage in a specific register of the general purpose register group specified in a destination field of the instruction register that specifies data precedence.

3. Detailed Description of the Invention

[Object of the Invention]

(Field of Industrial Application)

The present invention relates to a micro processor of instruction parallel execution system and more particularly to a micro processor of instruction pipeline system which can execute instructions in parallel and fast.

(Description of the Related Art)

In a conventional micro processor of instruction pipeline system, a specific register has been used for operand address calculation in an addition instruction or the like, but there has been a problem that since the contents of said register are modified by the last transfer-instruction or the like, said addition instruction cannot transit to an operand address calculation stage until a write stage to a general-purpose register is finished, causing the processing of the instruction to delay.

Specifically, Fig. 7 shows a schematic configuration of a conventional micro processor of instruction pipeline system.

In this figure, a reference numeral 1 denotes a bus control unit (BCU) for connecting a micro processor P and an external circuit, a reference numeral 2 denotes an instruction fetch unit (IFU), a reference numeral 3 denotes a decoder (DEC) for decoding an instruction, a reference numeral 4 denotes an operand address generator (OAG) for calculating an operand address, a reference number 5 denotes an address transducer (AT) for transducing a logical address to a physical address, a reference numeral 6 denotes an operand fetch unit (OPF) for fetching an operand, a reference numeral 7 denotes an operation execution unit (EXU) for executing an instruction, and a reference numeral 8 denotes a general-purpose register group (GR) consisting of a plurality of registers R₁, R₂, R₃, R₄, ... (not shown).

Fig. 8 shows the timing of instruction pipeline processing in the case where, for example, program instructions shown in Fig. 6 are executed by the micro processor P shown in Fig. 7. As shown in Figs. 6 and 8, suppose an instruction to transfer contents of an address A to the register R₁ in the general purpose register group 8 (not shown) is indicated by a reference sign a₁, an instruction to transfer data of the register R₃ to R₂ in the general purpose register group 8 is indicated by a reference sign a₂, an addition instruction to transfer contents of an address B modified in the above mentioned register R₂ to the register R₄ is indicated by a reference sign a₃, and an instruction to transfer data of the register R₂ to a memory indicated by an address C is indicated by a reference sign a₄. At this time, although the contents of the register R₂ are used to

calculate the operand address by the instruction a_3 , the register R_2 is changed by the instruction a_2 . Accordingly, the instruction a_3 cannot enter the operand address generator until the transfer of the instruction a_2 to the general-purpose register group 8 (write) is finished, which delays the processing of the instruction a_3 .

(Problems to be Solved by the Invention)

In other words, in the conventional micro processor, since the operation execution unit and the general-purpose registers are not duplicated, a subsequent instruction cannot be executed before an instruction which updates the general-purpose register group 8 is completely executed.

Accordingly, in the conventional micro processor of instruction pipeline system, its processing-flow-stagnates and advantages of the pipeline system have not been exerted sufficiently.

The present invention seeks to solve the above mentioned problem. The object is to provide a micro processor of instruction pipeline system capable of executing a subsequent instruction in advance without waiting for an execution result of a preceding instruction.

[Constitution of the Invention]

(Means for Solving the Problem)

In order to achieve the above mentioned object, in a micro processor of instruction pipeline system according to the present invention, an operation execution unit is composed of a first operation execution unit for executing an instruction with no memory operand, a second operation execution unit for executing an instruction with a memory operand, and a third operation execution unit for executing a floating-point instruction, and general-purpose registers are composed of a register group for storing processed data in accordance with the flow of a program and a register group for storing a result obtained by executing a processable instruction in advance.

(Action)

The operation execution unit is duplicated and the configuration of the general-purpose register group is also duplicated by consisting of the register group for storing the processed data in accordance with the flow of the program and the register group for storing the result obtained by executing the processable instruction in advance to thereby update the data in the general-purpose register group and to executing the subsequent instruction in advance without waiting for the execution

result of the preceding instruction, which improves performance of the micro processor.

(Preferred Embodiment of the Invention)

Fig. 1 is a fundamental block diagram showing a micro processor of instruction pipeline system according to the present invention. In this figure, like components are indicated by the same reference numerals and signs as those in Fig. 7. In the micro processor of instruction pipeline system in Fig. 1, the operation execution unit is composed of a first operation execution unit 10 (SEP) for executing an instruction with no memory operand, a second operation execution unit 11 (IEP) for executing an instruction with a memory operand, and a third operation execution unit 12 (FEP) for executing a floating-point instruction. Incidentally, a reference numeral 13 denotes an instruction delivery-unit for delivering a decoded instruction to each-of said operation execution units, and a reference numeral 14 denotes a floating-point register.

In the micro processor according to the present invention as shown in Fig. 1, the same pipeline instructions as those of Fig. 6 are executed as shown in Fig. 2.

Specifically, an instruction is fetched at every clock to be processed, and the instruction a_1 , having a memory operand, is processed from the instruction fetch unit 2, via the decoder 3, the instruction delivery unit 13, the operand address generator 4, the address transducer 5, and the operand fetch unit 6, to the second operation executing unit 11. The instruction a_2 , having no memory operand (having only a register operand), is processed from the instruction fetch unit 2, via the decoder 3, and the instruction delivery unit 13, to the first operation execution unit 10. As shown in Fig. 2, the executions of the instructions a_2 and a_1 are finished in the fifth clock and the sixth clock and, therefore, in order to prevent discrepancy between data within a general purpose register group 8' and the flow of a program, the general purpose register group 8' is duplicated by consisting of a register group holding processing result data of the program and a register group temporarily holding an execution result by executing an instruction in advance as shown described later.

Next, referring to Fig. 3, the configurations of the general purpose register 8' and the first, second, third operation execution units 10, 11 and 12 in Fig. 1 are described in detail.

In Fig. 3, the first operation execution unit 10 has a first operator 20 and a first instruction register 21, the second operation execution unit 11 has a second operator 22 and a second instruction register 23, and the third operation execution unit 12 has a third operator 24 and a third instruction register 25. The format of each of said instruction registers 21, 23 and 25 is as shown in Fig. 4.

Specifically, in Fig. 4, OP denotes an operation behavior specifying field of the relevant operator, SR denotes a source register specifying field, DR denotes a destination register specifying field, SA/ID donates a source operand address or immediate data holding field, DA denotes a destination operand address holding field, and PC denotes an instruction address holding field for an instruction being executed in each operator.

Back to Fig. 3, the general-purpose register group 8' according to the present invention is divided into a register group CGRi (i = 1, 2, 3...n) holding data of a result processed in accordance with a program and a register group FGRi (i = 1, 2, 3...n) storing an operation result from an operator executing an instruction. Incidentally, in Fig. 3, a reference numeral 30 denotes an instruction address comparing unit, which may be considered-to-be-included the general-purpose register group 8'...

Fig. 5 shows the format of the register group FGR in detail. The register group FGR consists of a tag units F, I, and S each consisting of 3 bits, and a data holding unit FGRi for holding each data.

Back to Fig. 3, the PC fields of the respective instruction registers 21, 23 and 25 are inputted to said instruction address comparing unit 30 and said respective PC fields are compared to judge whether a subsequent instruction is executed in advance of a preceding instruction. Said comparing unit 30 outputs in such a manner based on the comparison result, that if the PC field of the first instruction register 21 is not the least, an output C₁ becomes "1", if the PC field of the second instruction register 23 is not the least, an output C₂ becomes "1", and if the PC field of the third instruction register 25 is not the least, an output C₃ becomes "1".

Furthermore, an output C₄ (an FGR write signal) of said address comparing unit 30 becomes "1" in the case where the address PC of the instruction register of an operator executing an instruction is not the least, while an output C₅ (a CGR write signal) of said comparing unit 30 becomes "1" in the case where said address PC is the least.

In addition, when the operation in each operator is finished, the tag S in the register FGR is designed to be set to "1" in the case of $C_4 = 1$ and $C_1 = 1$, the tag I to "1" in the case of $C_2 = 1$, and the tag F to "1" in the case of $C_3 = 1$.

The operation results of the respective operators 20, 22 and 24 are designed to be stored in the data holding units FGRi specified in the DR fields of the respective instruction registers 21, 23 and 25.

When the operations in the respective operators 20, 22 and 24 are finished, in the case of $C_4 = 0$ and $C_5 = 1$, operation results are designed to be stored in the data

holding units FGRi and CGRi specified in the DR fields of the instruction registers, respectively, and the other data of FGRi with any of the tags F, I and S set is designed to be specified to the corresponding CGRi.

Accordingly, as shown in Fig. 2, during operation, at the fifth clock when the instruction a_2 is executed, the PC field of the first instruction register 21 shown in Fig. 3 has the address of the instruction a_2 , the PC field of the second instruction register 23 has the address of the instruction a_1 , and the PC field of the third instruction register 25 has no address since the instruction delivery unit 13 has not delivered any instruction. Accordingly, the third operation execution unit 12 does not execute any instruction.

On the other hand, as mentioned above, since the first instruction register 21 contains a_2 , its address PC field is more larger than the address PC field of the instruction a_1 contained in the second instruction register 23, C_1 becomes 1, so that the operation result is written to FGR₂ and the tag S is set to 1.

At the sixth clock, the instruction a_1 is executed in the second operation execution unit 11. At this time, the instruction register 21 in the first operation execution unit 10 has no instruction as the execution of the instruction a_2 has been finished and therefore, takes no action. Accordingly, C_4 is set to 0 and C_5 is set to 1, and the operation result of the instruction a_1 is stored in CGR₁ and FGR₁ and the data of FGR₂ with the tag S₁ set to 1 is transferred to and stored in CGR₂ so as to be used as processed data in accordance with the flow of the program.

As understood in the above mentioned operations, since the data necessary for calculating the effective address of the next instruction a_3 can be derived from the FGR₂ (corresponding to the R₂ register) at the end of the fifth clock, the instruction a_3 can immediately proceed to the effective address generator 4. Accordingly, it is not necessary to follow the sequential program processing as in this type of conventional micro processor in which the instruction a_3 starts to be processed after the executions of a_1 and a_2 are finished.

[Effects of the Invention]

As described above, according to the present invention, the operation execution unit is configured to be duplicated and to simultaneously execute a plurality of instructions, and the general-purpose register group is also configured to be duplicated by consisting of the register group for storing processed data in accordance with the flow of a program and the register group for storing data of a result by executing a subsequent instruction in advance.

Accordingly, in the micro processor of instruction pipeline system according to

the present invention, since the subsequent instruction can be executed in advance without waiting for the execution result of the preceding instruction, the performance of the micro processor can be remarkably improved.

4. Brief Description of the Drawings

[Fig. 1]

Fig. 1 is a fundamental block diagram showing a micro processor of instruction pipeline system according to the present invention.

[Fig. 2]

Fig. 2 is a flow diagram showing instruction processing of respective units composing the micro processor of Fig. 1.

· [Fig. 3]

Fig. 3 is a detailed block diagram showing an operation execution unit and a general-purpose register group of Fig. 1.

[Fig. 4]

Fig. 4 is a format diagram of each instruction register of Fig. 3.

[Fig. 5]

Fig. 5 shows an input format of a register group FGR for storing a result obtained by processing an instruction in advance in the general purpose register group. [Fig. 6]

Fig. 6 shows a program example clarifying a problem that a conventional micro processor has.

[Fig. 7]

Fig. 7 is a block diagram showing a conventional micro processor of instruction pipeline system according to the related art.

[Fig. 8]

7.

Fig. 8 is a flow diagram showing instruction processing in the processor of Fig.

- 1 bus control unit
- 2 instruction fetch unit
- 3 decoder
- 4 operand address generator
- 5 logical address transducer
- 6 operand fetch unit
- 8' general purpose register group

- 10 first operation execution unit
- 11 second operation execution unit
- 12 third operation execution unit
- 13 instruction delivery unit
- 14 floating-point register

Patent agency, MIYOSHI YASUO